CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl 正弦

搜索资源列表

  1. mydds

    0下载:
  2. 通过VHDL编程,在FPGA内实现DDS模块生成正弦波-Through VHDL programming, within the FPGA to realize DDS module to generate sine wave
  3. 所属分类:Other systems

    • 发布日期:2017-05-09
    • 文件大小:1999097
    • 提供者:雷舒杰
  1. tiaozhi

    0下载:
  2. 用VHDL编写伪随机码和正弦波并实现二者的BPSK调制-Use VHDL to write pseudo random code and sine wave and implement both BPSK modulation
  3. 所属分类:Other systems

    • 发布日期:2017-05-11
    • 文件大小:2227750
    • 提供者:雷舒杰
  1. DDS

    0下载:
  2. DDS的FPGA实现(VHDL),只可调频,调幅可于外部DA实现。(内附三角波、正弦波、方波的rom调用)-DDS on FPGA (VHDL), only FM, AM can be implemented in an external DA. (With triangular wave, sine wave, square wave rom call)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:546860
    • 提供者:WSong
  1. SPWM

    1下载:
  2. 基于FPGA的正弦脉宽调制波vhdl代码,同时输出正弦波与SPWM-Sine pulse width modulation wave VHDL code based on FPGA, at the same time with SPWM output sine wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1134525
    • 提供者:黄文举
  1. DDSN

    0下载:
  2. quartus II 13.0 DDS工程文件,采用VHDL编写,可输出正交两路正弦信号。可以直接用modelsim-alter 仿真-quartus II 13.0 DDS project file, using VHDL written two orthogonal sinusoidal output signals. Can be simulated directly modelsim-alter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1874383
    • 提供者:连天
  1. gensin

    0下载:
  2. 用fpga控制da发一定带宽正弦信号,用vhdl编写,用nco-Fpga controlled by a band-da made a sinusoidal signal, written in vhdl, with nco
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1367796
    • 提供者:任天鹏
  1. sin

    0下载:
  2. 用VHDL语言编写实现以下功能:用PLL,复位器,分频器,同步时钟,计数器来产生正弦波,再在其上加扰,用FIR滤波器进行滤波整形,最后得到输出。-Using VHDL language to achieve the following functions: PLL, reset, clock synchronization, frequency divider, counter to generate sine wave, and then scrambling on the filter sh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6779780
    • 提供者:猪头
  1. boxingfashengqi

    0下载:
  2. 波形发生器的源代码,有正弦波,三角波,锯齿波,方波。modelsim仿真,包含testbench仿真代码,testbench用的verilog编写,波形发生器源代码用的VHDL编写。-Waveform generator source code, sine, triangle, sawtooth, square wave. modelsim simulation, testbench simulation code contains, verilog write testbench use, w
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4753911
    • 提供者:hbxgwjl
  1. sinout

    0下载:
  2. 结合MATLAB使用dsp builder编写正弦信号发生器,然后转换成VHDL语言-dsp builder
  3. 所属分类:MiddleWare

    • 发布日期:2017-04-12
    • 文件大小:554
    • 提供者:sunfan
  1. s

    0下载:
  2. 结合MATLAB使用dsp builder编写正弦信号发生器,然后转换成VHDL语言-MATLAB dsp builder
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-12
    • 文件大小:550
    • 提供者:sunfan
  1. ZHWX

    0下载:
  2. DDS 产生正弦信号,OOK,AM三种波形。 使用xilinx FPGA VHDL-DDS. Resulting in sinusoidal signal, OOK, AM three waveforms. Using xilinx FPGA VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2836127
    • 提供者:张文轩
  1. db

    0下载:
  2. 基于FPGA 的正弦波三角波方波锯齿波,的电路图及VHDL的代码-FPGA based sine wave, triangle wave, square wave sawtooth wave, the circuit diagram and VHDL code, based on the FPGA sine wave, triangle wave, square wave, sawtooth wave, the circuit diagram and VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:71680
    • 提供者:王文馨
  1. epm240_example

    0下载:
  2. VHDL代码,共10个程序,分别是1分频器2状态机3计数器4拨码开关对应数码管显示5键盘及显示6键盘显示7交通灯8汉字滚动9ADC0804直流采样和显示10正弦波发生器(A total of 10 procedures, namely, 1 frequency dividers, 2 state machines, 3 counters, 4 dial switches, corresponding to digital tube display 5 keyboard and display 6
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:315392
    • 提供者:girl_lily
« 1 2 ... 8 9 10 11 12 13»
搜珍网 www.dssz.com